详解 Cascode SiC JFET 在 LLC 拓扑中的应用：硬件实测与验证
为演示高频 LLC 设计概念，并展示外加 Cds 对初级侧 dv/dt 及功率损耗的影响，本期将基于一套特别设计的硬件测试平台展示实测结果，以排除 LLC 变换器次级侧的各种影响因素。 测试结果 该测试平台原理图如图 1 所示。它是一个无负载的半桥（HB）谐振变换器，在死区时间要求和初级侧器件开关损耗方面，等效于工作在谐振频率附近或以下的 LLC 变换器。通过采用不同的电感值（ Lm ），可以获得
标签专题 · 共 3 篇文章
# Cascode SiC JFET
关于「Cascode SiC JFET」的技术文章、设计资料与工程师讨论，持续更新。
3
篇文章
10
人关注
180
次浏览
详解 Cascode SiC JFET 在 LLC 拓扑中的应用：死区时间控制及损耗优化方法
共源共栅碳化硅结型场效应晶体管（Cascode SiC JFET，简称 CJFET）兼具高耐压、低导通损耗、开关速度快及栅极电荷低（0−12 V 栅极驱动）等优势，在 LLC 谐振变换器中极具应用潜力。然而，其关断时较高的电压变化率（dv/dt）易激发持续振铃，导致电压过冲、电磁干扰（EMI），极端情况下甚至引发振荡。尤其在高于谐振频率的工况下，初级侧开关电流往往较大（例如 750 V 器件可达
详解 Cascode SiC JFET 在 LLC 中的应用：优势与 dv/dt 控制
共源共栅碳化硅结型场效应晶体管（Cascode SiC JFET，简称 CJFET）兼具高耐压、低导通损耗、开关速度快及栅极电荷低（0−12 V 栅极驱动）等优势，在 LLC 谐振变换器中极具应用潜力。然而，其关断时较高的电压变化率（dv/dt）易激发持续振铃，导致电压过冲、电磁干扰（EMI），极端情况下甚至引发振荡。尤其在高于谐振频率的工况下，初级侧开关电流往往较大（例如 750 V 器件可达